芯片测试术语 ，片内测试(BIST)，ATE测试

芯片测试分为如下几类： 1. WAT：Wafer AcceptanceTest，wafer level 的管芯或结构测试； 2. CP：chip probing，wafer level 的电路测试含功能； 3. FT：Final Test，device level 的电路测试含功能。

CP是wafer level的chip probing，是整个wafer工艺，包括backgrinding和backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，一般测试机台的电压和功率不会很高；

CP 测试对Memory来说还有一个非常重要的作用，那就是通过MRA计算出chip level 的Repair address，通过Laser Repair将CP测试中的Repairable die 修补回来，这样保证了yield和reliability两方面的提升。

CP是对wafer进行测试，能把坏的Die挑出来，可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。CP测试可检查fab厂制造的工艺水平。

现在对于一般的wafer工艺，很多公司多把CP给省了；减少成本。

FT是packaged chip level的Final Test，主要是对于这个（CPpassed）IC或Device芯片应用方面的测试，有些甚至是待机测试；FT是把坏的chip挑出来；检验封装的良率。通过FT可检验封装厂制造的工艺水平。

而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT，确保封装后也Pass。

WAT是Wafer AcceptanceTest，对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定；

对于测试项来说，有些测试项在CP时会进行测试，在FT时就不用再次进行测试了，节省了FT测试时间；但是有些测试项必须在FT时才进行测试（不同的设计公司会有不同的要求） 一般来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP（如果FT和封装yield高的话，CP就失去意义了）。 在测试方面，CP比较难的是探针卡的制作，并行测试的干扰问题。FT相对来说简单一点。还有一点，memory测试的CP会更难，因为要做redundancy analysis，写程序很麻烦。 CP在整个制程中算是半成品测试，目的有2个，1个是监控前道工艺良率，另一个是降低后道成本（避免封装过多的坏芯片），其能够测试的项比FT要少些。最简单的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提高效率），所以有时会觉得FT的测试项比CP少很多。 应该说WAT的测试项和CP/FT是不同的。CP不是制造（FAB）测的！ 而CP的项目是从属于FT的（也就是说CP测的只会比FT少），项目完全一样的；不同的是卡的SPEC而已；因为封装都会导致参数漂移，所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die，在CP是通过trimming来定向确定做成其系列中的某一款，这是解决相似电路节省光刻版的最佳方案；所以除非你公司的wafer封装成device是唯一的，且WAT良率在99%左右，才会盲封的。 据我所知盲封的DH很少很少，风险实在太大，不容易受控。

CP 一般是在测试晶圆，封装之前看，封装后都要FT的。不过bumpwafer是在装上锡球，probing后就没有FT FT是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application。 CP用prober，probe card。FT是handler，socket CP比较常见的是roomtemperature=25度，FT可能一般就是75或90度 CP没有QA buy-off（质量认证、验收），FT有 CP两方面 监控工艺，所以呢，觉得probe实际属于FAB范畴 控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分，所以把次品在probe中reject掉或者修复，最有利于控制成本

终测通常是测试项最多的测试了，有些客户还要求3温测试，成本也最大。 至于测试项呢，如果测试时间很长，CP和FT又都可以测，像trim项，加在probe能显著降低时间成本，当然也要看客户要求。 关于大电流测试呢，FT多些，但是我在probe也测过十几安培的功率mosfet，一个PAD上十多个needle。 有些PAD会封装到device内部，在FT是看不到的，所以有些测试项只能在CP直接测，像功率管的GATE端漏电流测试Igss CP测试主要是挑坏die，修补die，然后保证die在基本的spec内，functionwell。 FT测试主要是package完成后，保证die在严格的spec内能够function。 CP的难点在于，如何在最短的时间内挑出坏die，修补die。 FT的难点在于，如何在最短的时间内，保证出厂的Unit能够完成全部的Function。

DFT是design for test的缩写，意为可测性设计。 从广义上讲DFT包含两个范畴：一个是设计范畴，一个是测试模式生成（ATPG）范畴。 设计范畴的DFT设计技术常用的有两种：扫描设计和内建自测试（BIST）。 扫描设计就是将普通的触发器替换为具有扫描功能的扫描触发器并将它们连接起来 形成扫描链。这就是通常意义上的测试综合。 BIST则要求片上生成测试模式和进行测试响应分析，synopsys的工具还不具有BIST 控制器的自动生成，MENTOR则有相应BIST控制器的自动生成工具，不过也可以自己 写一个BIST控制器，bist一般用于存储器的测试。

BIST一般分为logic BIST和memory BIST。现在logic BIST 还处于研究阶段，没有真正的工业应用；memory BIST是用 于测试memory的工作是否正常，芯片内部有一个bistcontroller，用于产生memory测试的各种pattern和预期的 结果，并比较memory的读出结果和预期结果。目前较常用的 memory BIST算法有March算法及其变种。工业界常用的工具 有Mentor Graphics的MBIST Architecture.

总结一下： JTAG( JOINT TEST ACTION GROUP):原本就是用来作芯片测试，无论是管脚和板子的连接 还是内部逻辑的测试都可以通过JTAG实现 JTAG在片内由TAP控制实现各种功能，TAP可以扩展作很多事情，除了上面的基本测试任务 芯片设计者，可以充分利用JTAG有限的管脚作很多额外的工作。

JTAG（或者更通俗的称 边界扫描BST）关键有两个部分组成， 一个是一条由边界扫描寄存器组成的串行边界扫描链，位于外部引脚和内部 逻辑之间，用于采集/施加 内部逻辑或外部引脚的信号。另外一个就是所谓 的状态控制器TAP了，用来控制JTAG口的状态。这俩部分都是嵌入在符合JTAG 规范的芯片内部的。 JTAG最初主要应该还是是针对测试提出的一种方式：由于他的边界扫描寄存器 位于内部逻辑和外部引脚之间，如果让它替代外部引脚作为内部逻辑的输入/输 出，可以检查芯片逻辑的实现正确与否，就是所谓的内测试INTEST；如果让边界 扫描寄存器替代内部逻辑作为外部引脚的输入/输出， 来检查外部引脚连接的可 靠性，这就是所谓的外测试EXTEST。许多复杂的ICE/ICD程序似乎都是基于这两个 基本的测试来开发的。 当然，真正的JTAG口远不止一个边界扫描寄存器，为了配合菊花链，增加了BYPASS 寄存器，某些芯片（比如基于EEPROM的CPLD）也增加了ISP寄存器用于编程。为了 选择这些不同的寄存器，还需要一个专门的指令寄存器。 而且，JTAG口也不再仅仅只用来测试了。比如利用他的外部测试EXTEST特性，将芯 片内部逻辑和芯片外部引脚隔离开来，通过JTAG口串行的把信号/数据移位进入BSR， 然后同时从芯片的外部引脚上发送出去，可以实现对相联芯片的操作。如果这个相联 的外部芯片是一个存储器，如FLASH，是否就可以实现对外存的编程？Intel的JFLASH 程序就是这样来烧写FLASH的。而如果串行数据流先移入的一个寄存器和内部EEPROM 或SRAM的CELLs相连，是否也可以对内部的存储器编程？ISP或程序下载就是酱紫的。 Lattice的吹得很牛的什么isPAC模拟器件ISP，好象也是酱紫的。 芯片设计初期加入JTAG口可能是为了DFT，可是后来它的功能似乎又远不止这些了。

另外本人水平有限，很多东西也没有自己真正动手作过，大家一起讨论，今天先说一些有关 测试，测试仪器方面的，往后再慢慢往前端设计走 1.什么是ATE？ Automatic test equipment. 是用来给测试芯片提供测试模式，分析芯片对测试模式 的响应来检测芯片是好还是坏的测试系统。ATE通常由工作站或是PC机控制（以工作站, sun平台居多，我注：） 有一个或多个CPU。 测试系统有一个或多个测试头（test he aders), 包含了到被测芯片的电路。 2.how to test chips? 基本原则：施加激励（测试向量），测量芯片响应输出(response), 与事先预测 的结果比较，若符合，芯片是好的。 基本原理图如下： input patterns ---->> ----------------> output response DUT ---------- ---------- stored correct response ----->> COMPARATOR ----------------- ----------- SCPG Pin Data Selector--> Formatter --- (option)-> ----------------- -----------